RISC und CISC

In der Aufgabe steht ja unter anderem "dessen Funktionen jedoch weitgehend dieselbe Funktionalität besitzen wie bei CISC-Prozessoren."

Gerade das ist ja aber nicht der Fall - siehe Wikipedia. Also ich vermute, weniger komplexe Befehle = andere Funktionalität. So dass man, wie ich es verstanden habe, z. B. an RISC-Rechnern die komplexen CISC-Befehle mit vielen einzelnen einfacheren Einzelbefehlen emulieren muss, um zum gleichen Resultat zu gelangen.

Autofahrerin schrieb:

Hallo,

"Richtig oder falsch?
Mikroprozessoren mit RISC-Architektur besitzen einen im Vergleich zu CISC-Prozessoren wesentlich kleineren Befehlssatz, dessen Funktionen jedoch weitgehend dieselbe Funktionalität besitzen wie bei CISC-Prozessoren."

Die Antwort lautet lt. dem Skript, aus dem ich sie habe: "Falsch"

Zum Vergrößern anklicken....

Ist die Antwort aus dem Skript offiziell bzw. ist das Skript das offizielle Loesungsblatt? In welcher Klausur ist es?

Ich verstehe es bislang so, dass der RISC- und CISC-Befehlssatz die gleiche Funktionalitaet besitzt, zum Beispiel "Multiplikation", sich jedoch lediglich in der Abarbeitung (z.B. Anzahl der benoetigten Takte aufgrund des vorhandenen Basis-Befehlssatz) unterscheidet.

Eine ganz gute Veranschaulichung habe ich unter
RISC vs. CISC
gefunden.

So, ich habe den Vergleich jetzt mal hier hineinkopiert. Ich glaube schon, dass es da wohl gut erklärt ist, habe aber im Moment nicht den Kopf dazu.

Vielen Dank für den Link.

Es ist die Aufgabe 1 aus 09/02. Das Skript ist von Michael Fortmann, Stand WS 2004/2005. Die Lösung steht in KE 4, Seite 7, altes Skript. (Hat jemand noch das alte Skript?)
[FONT=Verdana,Arial][SIZE=-1]
[FONT=Verdana,Arial][SIZE=-1]
[FONT=Verdana,Arial][SIZE=-1]
[FONT=Verdana,Arial][SIZE=-1]CISC
[FONT=Verdana,Arial][SIZE=-1][/COLOR]
[FONT=Verdana,Arial][SIZE=-1][/COLOR]
[FONT=Verdana,Arial][SIZE=-1][/COLOR]
[FONT=Verdana,Arial][SIZE=-1]RISC[/COLOR]
[FONT=Verdana,Arial][SIZE=-1]Emphasis on hardware [FONT=Verdana,Arial][SIZE=-1]Emphasis on software[/COLOR] [FONT=Verdana,Arial][SIZE=-1]Includes multi-clock
complex instructions [FONT=Verdana,Arial][SIZE=-1]Single-clock,
reduced instruction only[/COLOR] [FONT=Verdana,Arial][SIZE=-1]Memory-to-memory:
"LOAD" and "STORE"
incorporated in instructions [FONT=Verdana,Arial][SIZE=-1]Register to register:
"LOAD" and "STORE"
are independent instructions[/COLOR] [FONT=Verdana,Arial][SIZE=-1]Small code sizes,
high cycles per second [FONT=Verdana,Arial][SIZE=-1]Low cycles per second,
large code sizes[/COLOR] [FONT=Verdana,Arial][SIZE=-1]Transistors used for storing
complex instructions [FONT=Verdana,Arial][SIZE=-1]Spends more transistors
on memory registers[/COLOR]

Hätte wohl vorher mal die Vorschau ansehen sollen...

Autofahrerin schrieb:

[FONT=Verdana,Arial][SIZE=-1]CISC [FONT=Verdana,Arial][SIZE=-1]RISC[/COLOR]
[FONT=Verdana,Arial][SIZE=-1]Emphasis on hardware [FONT=Verdana,Arial][SIZE=-1]Emphasis on software[/COLOR]
[FONT=Verdana,Arial][SIZE=-1]Includes multi-clock
[SIZE=-1][FONT=Verdana,Arial]complex instructions [FONT=Verdana,Arial][SIZE=-1]Single-clock, reduced[/COLOR][SIZE=-1][FONT=Verdana,Arial] instruction only[/COLOR]
[FONT=Verdana,Arial][SIZE=-1]Memory-to-memory:
[SIZE=-1][FONT=Verdana,Arial]"LOAD" and "STORE"
[SIZE=-1][FONT=Verdana,Arial]incorporated in instructions [FONT=Verdana,Arial][SIZE=-1]Register to register:[/COLOR][SIZE=-1][FONT=Verdana,Arial]"LOAD" and "STORE" [/COLOR][SIZE=-1][FONT=Verdana,Arial]are independent instructions[/COLOR] [FONT=Verdana,Arial][SIZE=-1]Small code sizes, [SIZE=-1][FONT=Verdana,Arial]high cycles
[SIZE=-1][FONT=Verdana,Arial]per second [FONT=Verdana,Arial][SIZE=-1]Low cycles per second, [/COLOR][SIZE=-1][FONT=Verdana,Arial]large code sizes[/COLOR]
[FONT=Verdana,Arial][SIZE=-1]Transistors used for storing
[SIZE=-1][FONT=Verdana,Arial]complex instructions [FONT=Verdana,Arial][SIZE=-1]Spends more transistors[/COLOR]
[SIZE=-1][FONT=Verdana,Arial]on memory registers[/COLOR]

Zum Vergrößern anklicken....

schade, geht nicht besser